自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

TroubleMaker

为天地立心,为生民立命,为往圣继绝学,为万世开太平

  • 博客(40)
  • 资源 (16)
  • 收藏
  • 关注

转载 Linux_Vim学习汇总

本文转自:https://www.cnblogs.com/tzhangofseu/archive/2011/12/17/2290955.htmlvim的配置文件  ~/.vimrc        用户的默认配置文件  ~/.vim/plugin/   用户的默认脚本文件的存放目录  ~/.vim/ftplugin/ 用户的默认文件类型相关脚本文件的存放目录 vim提供的编程支持...

2018-10-31 21:37:04 143

原创 Linux快捷键学习汇总

Linux shell方向 <-前 后 ->删除ctrl + d 删除光标所在位置上的字符相当于VIM里x或者dlctrl + h 删除光标所在位置前的字符相当于VIM里hx或者dhctrl + k 删除光标后面所有字符相当于VIM里d shift+$ctrl + u 删除光标前面所有字符相当于V...

2018-10-31 09:15:30 150

转载 APB总线学习汇总

APB简介APB(Advanced Peripheral Bus),外围总线。APB属于AMBA 3 协议系列,它提供了一个低功耗的接口, 并降低了接口的复杂性。 APB接口用在低带宽和不需要高性能总线的外围设备上。 APB是非流水线结构,所有的信号仅与时钟上升沿相关,这样就可以简化APB外围设备的设计流程,每个传输至少耗用两个周期。APB可以与AMBA高级高性能总线(AHB-Lite) 和A...

2018-10-29 21:07:21 5181

原创 AMBA协议之AXI5总线

本文转自:http://www.cnblogs.com/lkiller/p/4773235.html0.绪论AXI是高级扩展接口,在AMBA3.0中提出,AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream。AXI4.0-lite是AXI的简化版本,ACE4.0 是AXI缓存一致性扩展接口,AXI4.0...

2018-10-29 20:52:49 2674

原创 Linux常用命令

系统信息 arch 显示机器的处理器架构(1) uname -m 显示机器的处理器架构(2) uname -r 显示正在使用的内核版本 dmidecode -q 显示硬件系统部件 - (SMBIOS / DMI) hdparm -i /dev/hda 罗列一个磁盘的架构特性 hdparm -tT /dev/sda 在磁盘上执行测试性读取操作 cat /proc/cpuinfo 显示C...

2018-10-28 10:39:46 2100 5

转载 SV系统集成篇之五(终):初论环境的复用性

本文转自:http://www.eetop.cn/blog/html/28/1561828-2331492.html伴随着模块验证和MCDF设计的子系统应用,在最终的芯片级验证中,MCDF会跟其它的模块一并组合在一起形成一个统一的芯片级验证环境。在之前的底层验证过程中,主要将功能侧重于模块或者子系统一级,而在芯片级验证中则侧重于子系统之间的连接和互动测试上面。伴随着验证系统的逐层提高,我们的验...

2018-10-27 15:55:09 313

转载 SV系统集成篇之四:灵活化的配置

本文转自:http://www.eetop.cn/blog/html/28/1561828-2331491.html在之前的一节《验证环境的组装》中提到了如果将stimulator与monitor封装在一个agent组件中,更易于从模块级到MCDF子系统一级的环境组合复用。而在有的时候,我们并不需要agent中的stimulator,只需要monitor,譬如如果要监视MCDF内arbiter...

2018-10-27 15:54:23 661

转载 SV系统集成篇之三:测试场景的生成(下)

本文转自:http://www.eetop.cn/blog/html/28/1561828-2329035.html线程的精细控制除了知道各个子线程什么时候结束之外,是否可以停止?暂停?恢复呢各个线程呢?首先我们来看看停止线程的用法。第一种方式是,给线程先起个名字,譬如“孙行者”或者“行者孙”,然后通过关键词disable来停止线程的运行。来看看下面这个例子:module fo...

2018-10-27 15:53:33 270

转载 SV系统集成篇之三:测试场景的生成(上)

本文转自:http://www.eetop.cn/blog/html/28/1561828-2329034.html在《SV组件实现篇》的激励器的封装和随机化两节中,可以看到通过将stimualtor与特定的test区分,就可以实现测试向量(test vector)的生成与stimulator剥离。为什么要这么做呢?因为stimualtor是作为验证环境的组件被设置到不同的测试平台上的,可以看...

2018-10-27 15:52:43 408

转载 SV系统集成篇之二:验证环境的组装

本文转自:http://www.eetop.cn/blog/html/28/1561828-2316834.htmlVerifier董在将建筑材料打包(package)好运进施工场地以后,就准备着手开始搭建了。搭建之前,他又给我抛出了几个问题:路桑,我应该使用硬件的方式(module)来封装环境,还是软件的方式(class)来实现呢? 从复用的角度来看,我应该使用模块验证的哪一级环境更易...

2018-10-27 15:51:58 1187

转载 SV系统集成篇之一:包的意义

本文转自:http://www.eetop.cn/blog/html/28/1561828-2316833.html从上一篇《SV组件实现篇》来看,verifier梅、尤、娄和董四位验证师已经做完了模块验证,进而转向了验证环境的集成和验证环节。由于verifier董负责验证环境的持续集成,路桑跟他做了一次交谈,问了问这位新手面临哪些困境。路桑: 董亲,大家的模块验证环境都已经准备好了是...

2018-10-27 15:51:13 1333

原创 systemVerilog知识汇总

interfaceVerilog语言使用端口名字连接各个模块;systemVerilog中使用“.*”可以自动匹配具有相同名字的线网和端口,自动连接的名字必须具有相同的端口位宽,连接的端口类型必须兼容;也可以使用“.name”进行连接,.name必须满足端口名字和位宽一直;Verilog传统连接的缺点:通信协议接口在多个模块中使用,在多个模块中都要声明相应的端口,同时不匹配的声明会导致...

2018-10-23 21:29:38 3403

原创 UVM_factory知识总结

factory机制最伟大的地方在于其具有重载功能。使用factory的重载功能是有前提的,并不是任意的类都可以互相重载:无论是重载的类还是被重载的类,都要在定义时注册到factory; 被重载的类在实例化时,要使用factory机制的实例化方式,而不是传统的new方式; 重载的类和被重载的类有派生关系; component与object不能互相重载。重载的方法和种类:set_t...

2018-10-22 14:02:01 997

原创 UVM_CALLBACK知识总结

1.功能在UVM验证平台,callback机制的最大用处就是提高验证平台的可重用性; 增加或者修改UVM组件的操作,增加新的功能,不需要创建复杂的OOP层次结构; 还可以用于构建异常的测试案例2.步骤在UVM组件中内嵌callback函数或任务; 声明一个UVM callback空壳类; 从UVM callback空壳类中扩展UVM callback类; 在验证环境中创建并登记...

2018-10-22 10:45:15 2630 2

原创 UVM_virtual sequence&virtual sequencer知识总结

如果只有一个驱动端agent,显然是不需要使用virtual sequencer的。如果有多的驱动端agent,但是多个激励之间并无协调关系,virtual sequencer 也并无必要。如果有多的驱动端agent,而且多个激励之间存在协调关系,那么virtual sequencer就很有必要了。这个时候环境中需要包含一个甚至多个virtual sequencer了。Virtual sequ...

2018-10-21 21:50:01 1693

原创 UVM_reg model与UVM_RAL知识总结

1.为什么要用reg model?依据白书,寄存器模型是为了方便环境中组件、如refence model 或 scoreboard 等对寄存器的操控而设定的组件。例如从ref model中向DUT读值的时候,就必须采取前门访问,必须考虑两个问题1,如何操纵参考模型来控制发送启动sequence,以读取reg的值?A:设置全局事件,在refmodel 中触发这一事件,在virtua...

2018-10-21 21:40:33 8261 1

转载 RISC-V:不仅仅是个核心

本文转自:http://news.moore.ren/industry/48509.htm芯片制造商对开源ISA的兴趣标志着的一个的重大转变,但它还需要持续的行业支持才能取得成功。过去几年,开源指令集架构(ISA)RISC-V吸引了半导体行业的大量关注,但其未来的成功与否将取决于半导体行业的合作水平。现在它面对的最大问题是该行业对RISC-V成功的承诺。RISC-V带来的真正价值在于生...

2018-10-21 15:10:14 564

转载 中国半导体如何自我救赎

本文转自:http://news.moore.ren/industry/48515.htm2018年4月,美国对中兴通讯的“封芯”事件戳中了中国人的神经。事件本身带来的反思既包括自主创新的重要性,也涵盖了产业链经营的深刻内涵。对于中国而言,芯片生产所需的精细化学品、高纯度硅、封装材料等原料以及光刻机等精密装备,都存在海外依赖。在整个芯片的长产业链中,任何一个环节的问题都有可能引发区域的行业危机...

2018-10-21 15:09:41 105

转载 一文了解半导体的历史、应用、未来

本文转自:摩尔芯闻&半导体行业观察http://news.moore.ren/industry/45850.htm?utm_source=moorenews&utm_medium=edm&utm_campaign=news_feed_62_school&utm_content=textlink半导体发展历史1 半导体是信息化的基础...

2018-10-20 09:57:48 1180

转载 如果仿真搞不定,那么模拟就一定行吗?

本文转自:http://www.eetop.cn/blog/html/28/1561828-5940202.html路桑点评“当我们发觉SoC系统越来越大的时候,我们转而求向其它验证手段,譬如FPGA和Emulator,但即便是模拟器也有它的短板所在。本文中的观点,针对日益复杂的SoC系统,如果只是单纯地将硬件RTL模型装载到模拟系统中,从速度和复杂性来看,都变得不可承受;如果考虑将验证...

2018-10-18 18:41:02 137

转载 PowerDomain简介

本文转自:http://www.eetop.cn/blog/html/28/1561828-5940203.htmlSynopsys 推荐的 UPF 流程简介 上次介绍了在当前先进制程下低功耗设计实现都需要UPF技术的支持,否则在功耗验证的时候将会很难验证并且对后续的综合和后端实现也带来了很大的困难和挑战。既然当前低功耗设计实现都离不来UPF标准,那么什么是UPF呢?UPF的全称是...

2018-10-18 18:40:11 2161

转载 安全防护与信息加密:一个新的挑战

本文转自:http://www.eetop.cn/blog/html/28/1561828-6339369.html首先来说:在芯片中增加安全防护(safety)和信息加密(security)特性需要付出额外的代价,如何去评估和控制这种代价其影响是非常深远的。并不是说所有的技术应用都能带来相应的回报。 从目前来看,还没有人能够很好地将安全防护和信息加密的特性集成到他们的设计当中去。很大...

2018-10-18 18:38:53 159

转载 OOP(面向对象)的硬件设计思路就够头疼了,还搞什么AOP?

本文转自:http://www.eetop.cn/blog/html/28/1561828-6339373.html面向方面的设计方法(aspect-oriented)能否帮助我们更快更好地完成电路设计呢?一切都还是未知,虽然这些技术在验证领域的初步尝试并不成功。 1992年,Yoav Hollander就试图将面向方面编程(AOP: Aspect-oriented programmi...

2018-10-18 18:37:57 275

转载 我跟你谈SV接口类,你却以为我跟你谈接口?

本文转自:http://www.eetop.cn/blog/html/28/1561828-6339382.htmlhttp://www.eetop.cn/blog/html/28/1561828-6339383.html这个话题已经积郁在胸口很久了,然而各种事情每天都在侵占着路桑的大(ling)脑(hun),关于接口类(interface class)的介绍和应用一拖再拖,直到今天无...

2018-10-18 18:37:13 1208

转载 Verification和Validation傻傻分不清楚?

本文转自:http://www.eetop.cn/blog/html/28/1561828-6339384.htmlVerification:相比Validation,确认产品功能、服务或系统是否符合规则、要求、规范和强制条件,通常是还没有面向客户的内部过程,看有没有“把事情做对”。Validation:相比Verification,要确保产品功能、服务或系统能够满足客户或其他利益相关者的...

2018-10-18 18:35:44 9159

原创 IC验证_综合知识

接口与虚接口 接口的强大功能:一是简化模块之间的连接;二是实现类和模块之间的通信。可以说接口的功能固然强大,但是问题又来了:首先,因为事务交易处理器中的方法采用了层次化应用的方式去访问对应端口的信号,所以我们只能为两个相同功能的接口分别编写两个几乎一样的事务交易处理器,为什么呢?因为采用的是层次化的应用,假如设计中的某个引脚名字需要修改,我们只能修改驱动这个端口的方法!这样还是有点繁琐...

2018-10-18 10:54:48 2378

转载 verilog断言(SVA)语法

断言assertion被放在verilog设计中,方便在仿真时查看异常情况。当异常出现时,断言会报警。一般在数字电路设计中都要加入断言,断言占整个设计的比例应不少于30%。以下是断言的语法:1. SVA的插入位置:在一个.v文件中:module ABC (); rtl 代码; SVA断言;endmodule注意:不要将SVA写在enmodule外面。2....

2018-10-17 20:26:08 4703 1

转载 Makefile概述及详解

Makefile值得一提的是,在Makefile中的命令,必须要以[Tab]键开始。      什么是makefile?或许很多Winodws的程序员都不知道这个东西,因为那些Windows的IDE都为你做了这个工作,但我觉得要作一个好的和professional的程序员,makefile还是要懂。这就好像现在有这么多的HTML的编辑器,但如果你想成为一个专业人士,你还是要了解HTML的标...

2018-10-17 13:55:51 442

转载 uvm_config_db在UVM验证环境中的应用

本文转自:http://www.eetop.cn/blog/html/28/1561828-437621.html如何在有效的使用uvm_config_db来搭建我们的uvm验证环境对于许多验证团队来说仍然是一个挑战,一些验证团队完全避免使用它,这样就不能够有效利用它带来的好处,另一些验证团队却过多的使用它,这让他们的验证环境变得不稳定,本篇论文,我们讨论如何简单有效平衡的在我们的验证环境中使...

2018-10-17 13:34:11 603 1

转载 自动创建SOC测试平台

本文转自:http://www.eetop.cn/blog/html/28/1561828-437620.html复用对于测试平台的开发和部署是非常重要的,我们经常谈论复用验证IP(简称VIP),然而,复用测试平台的结构同样很重要。手动构建测试平台是一个耗时和成本昂贵的过程,此外,它很难保证一致性。为了缓解这个问题,Cypress 创建了一个测试平台自动生成器,并命名为TBGen。 T...

2018-10-17 13:33:26 810 1

转载 一种自动编写UVM testbench的方法

本文转自:http://www.eetop.cn/blog/html/28/1561828-437619.htmlSystemVerilog UVM 是一个以SystemVerilog类库为主体的验证平台开发框架,验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。UVM方法的强大是毋庸置疑的,但同时UVM却也不是那么容易掌握的。对于没有UVM经验的工程师,直接使用UVM...

2018-10-17 13:32:33 1559

转载 从VHDL到UVM验证平台转变的优点评估

本文转自:http://www.eetop.cn/blog/html/28/1561828-437612.html由于功能变得难以理解,通过肉眼检查波形来验证FPGA设计变得越来越困难。作为一个顶级油田服务公司,Baker Hughes主要设计小规模FPGA设计,通常少于10万门。但是在尺寸大小和复杂程度上一直在增加。同时,这些FPGA设计是需要很长集成时间的更复杂系统的一部分。 由于...

2018-10-17 13:31:37 132

转载 可重用的UVM验证结构

本文转自:http://www.eetop.cn/blog/html/28/1561828-437611.html引言用SystemVerilog和UVM写验证平台时,会在模块级和系统级面临的可配置性和可重用性的问题。而从一个模块到系统级验证环境中去重用通用验证组件(Universal Verification Component)是相对比较容易的,但是上述情况不能说成是为把UVC连接到接...

2018-10-17 13:30:48 1297

转载 为复用IP构建UVM验证环境的一种方法

本文转自:http://www.eetop.cn/blog/html/28/1561828-437264.html基于复用IP的设计方法学已经被广泛应用在SOC设计中,复用IP数量的增多使得IP的验证与集成变为一个不小的挑战,在本篇论文中,我们将介绍一种通用的搭建复用IP验证环境的方法,这种方法有两个特点:一是通用性强,适用于绝大部分的IP验证,二是我们的IP验证环境除了在IP层面可用,还可以...

2018-10-17 13:29:59 545

转载 用于硬件设计的开源版本控制系统(Git)

本文转自:http://www.eetop.cn/blog/html/28/1561828-437263.html版本控制系统是每一个开发流程中不可或缺的一部分。传统上,硬件设计公司为单独一个工程使用一个中央版本控制系统,但这样会强加给硬件团队很大的局限性。一个流行的可缓解此问题的解决方案就是像Git这样开源的分布式版本控制系统。 我们可以想象一个场景:一个团队,一起研发一个复杂的可以...

2018-10-17 13:28:54 779

原创 IC验证中Makefile文件

#!/bin/shRTL_PATH=-f ../../rtl/rtl.flTB_PATH=../../verifVERB=UVM_DEBUGSEED=$(shell date +%s)TEST=N=0OUT_DIR=./logsTEST_ID +=${TEST}_${N}VPD=+vpdfile+${TEST_LOG}/${TEST_ID}.vpdTEST_LOG+${OU...

2018-10-17 13:21:30 1889

转载 高度可配置参数化UVM IP验证环境(下)

本文转自:http://www.eetop.cn/blog/html/28/1561828-3571698.html5.   复用自适应参数化IP验证环境5.1        垂直复用(Veritical reuse)垂直复用意味着复用是从IP级到SoC级。(A)        AMBA SVT VIP 复用AMBA SVT VIP是由驱动器代理(driver agent)、监...

2018-10-12 20:35:25 403

转载 高度可配置参数化UVM IP验证环境(上)

本文转自:http://www.eetop.cn/blog/html/28/1561828-3571697.html摘要:      参数化的IP是可配置的,这意味着在不同的SOC中IP设计可以有不同的设计参数,设计参数可以对应到协议、端口号、端口名称、以及内部逻辑。大量的IP设计参数非常影响验证环境的构建,比如testbench的连接、驱动器、监视器、仿真序列以及功能覆盖率的建立。本...

2018-10-12 20:34:51 1040

转载 如何使用virtual sequence和virtual sequencer?

本文转自:http://www.eetop.cn/blog/html/28/1561828-3571706.html对于初入行的验证工程师,理解和搭建UVM验证环境是很重要的,而其中,virtual sequence的机制又是很有用很重要的一部分。本文希望通过了一些问题的回答,以及一个相对完整的结构帮助经验尚浅的工程师理清思路。 什么时候使用virtual sequencer 呢?下图...

2018-10-12 20:33:04 351 1

转载 AHB总线学习汇总

博客不是写书,基本的背景也不做什么介绍了,了解的人是不会介意这些东西的。 一、AHB的基本介绍AHB是ARM退出的AMBA总线系列中的其中一种,它是一种高性能的pipe系统总线。1. AHB总线有一下特性:        a.Burst 传输   b.Split 事务处理   c.单周期master移交   d.单一时钟沿操作   e.无三态   f.更宽的...

2018-10-09 23:51:50 22447 1

systemVerilog Assertion应用指南完整版

systemVerilog Assertion应用指南完整版。网上流传的其他版本都不是完整的,这次终于找到了完整的版本,分享给大家。

2018-08-14

APB_SPI_master

本文件可以作为有需求的在校生学习使用,有完整的程序代码。

2018-08-14

Intermediate PERL

Intermediate PERL.

2018-08-14

uvm-cookbook-complete-verification-academy

uvm-cookbook-complete-verification-academy

2019-01-02

AMBA_UVM验证DEMO

AMBA_UVM验证,可以在VCS等仿真工具中进行运行,可以帮助你更好的理解UVM验证平台

2019-01-29

AMBA_APB_I2C

本文件为Verilog文件,适合研习AMBA总线的朋友学习使用。

2018-08-15

电子技术基础:数字部分

benPPT是电子技术基础:数字部分的内容,有兴趣的朋友可以查看。

2019-04-09

uvm_lab.zip

一个demo,关于UVM,完成的design和verification。希望有需要的朋友能看到

2019-10-16

ESL Design and Verification.pdf

ESL Design and Verification: A Prescription for Electronic System Level Methodology

2019-05-17

SVA_ The Power of Assertions in SystemVerilog

Eduard Cerny, Surrendra Dudani, John Havlicek, Dmitry Korchemny (auth.) - SVA_ The Power of Assertions in SystemVerilog-Springer International Publishing (2015)

2018-12-26

AMBA_AHB_DMA

本文件为Verilog文件,适合研习AMBA总线的朋友学习使用。

2018-08-17

sv_lab.zip

一个demo,关于systemverilog,完成的design和verification。希望有需要的朋友能看到

2019-10-16

SystemVerilog Assertions and Functional Coverage_ Guide to Language

Ashok B. Mehta (auth.) - SystemVerilog Assertions and Functional Coverage_ Guide to Language, Methodology and Applications-Springer International Publishing (2016)

2018-12-26

高级项目管理师-项目风险管理论文

高级项目管理师-项目风险管理论文。

2018-11-11

SD_part1_Physical_Layer_spec

SD_part1_Physical_Layer_spec. SD协议_物理层标准 有兴趣可以一起学习

2018-10-18

算法之道_第二版全目录

算法之道,事关算法。有兴趣的朋友可以阅读下载。谢谢!

2018-11-04

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人 TA的粉丝

提示
确定要删除当前文章?
取消 删除