我也要用- 博客(19)
- 资源 (16)
- 收藏
- 关注
RSS订阅转载 分析 | 半导体元器件失效的五大原因详解
来源：电子产品世界随着科学技术的发展，尤其是电子技术的更新换代，对电子设备所用的元器件的质量要求越来越高，半导体器件的广泛使用，其寿命经过性能退化，最终导致失效。有很大一部分的电子元器件在极端温度和恶劣环境下工作，造成不能正常工作，也有很大一部分元器件在研发的时候就止步于实验室和晶圆厂里。除去人为使用不当、浪涌和静电击穿等等都是导致半导体器件的寿命缩短的原因，除此之外，有些运行正常的器件也...
2018-11-30 20:07:37
2990
转载 中国半导体困境、难点、突破！
来源：ITTBANK在半导体这个领域，中国需要挑战的是，西方上百年积累起来的工业体系。中国半导体一直是在冒着敌人的炮火匍匐前进，如今，敌人的炮火越来越凶猛。围追堵截中，谁让我“芯”痛？美国的惊人统治力1957年，晶体管之父肖克利的八个门徒，在硅谷创立仙童半导体公司，并开发出人类历史上第一块集成电路，硅谷因此成为全世界半导体技术的发源地，一直延续至今。期间，尽管发生过几次...
2018-11-30 20:05:39
1703
转载 分析DRAM、NAND FLASH、NOR FLASH三大存储器
来源：电子发烧友网内存的正式名字叫做“存储器”，是半导体行业三大支柱之一。2016年全球半导体市场规模为3400亿美金，存储器就占了768亿美元。对于你身边的手机、平板、PC、笔记本等所有电子产品来说，存储器就类似于钢铁之于现代工业，是名副其实的电子行业“原材料”。存储器芯片领域，主要分为两类：易失性和非易失性。易失性：断电以后，存储器内的信息就流失了，例如 DRAM，主要用来做PC机...
2018-11-30 20:01:11
5555
翻译 note.pl
本文件主要是使用perl脚本为其他文件增加头部的注释使用。 #!/usr/bin/perl -W## Copyright (c) 2014 Nijie. All rights reserved.# License: GPL-2## File: comments.pl 用于增加c/c++文件注释# Create by Nijie 2014.07.23#use strict;...
2018-11-30 19:28:43
85
原创 .vimrc
本文件为个人vim设置，同时增加了在创建文件时在头部增加注释以及防止重复编译的代码 set guifont=Monospace\ 14syntax onset linespace=4set cursorlineset cursorcolumnset wildmenuset rulerset cmdheight=2set hidset wildignore=*.0,*~.*....
2018-11-30 19:27:45
255
翻译 systemverilog.vim
" Vim syntax file" Language: SystemVerilog" Maintainer: Stephen Hobbs <stephenh@cadence.com>" Last Update: Wed Jun 14 15:56:00 BST 2006" Built on verilog.vim from vim63" For version 5.x:...
2018-11-30 19:26:17
366
转载 find & grep 总 结
本文转自：http://blog.51cto.com/haowen/2068456前言关于本文总 结 了 find、grep常 规 用 法，正 则 表 达 式，find与 grep合 用 以 及 自 定 义 搜 索 函 数 等什么是find和grepfind 和 grep 是 linux中 最 常 用 的 两 个 搜 索 函 数，本 文 将 会 介 绍 并 例 示 这 两 个 ...
2018-11-30 17:54:55
219
翻译 python xlsx2csv
本文件是为了创建uvm寄存器模型而设置的python脚本。主要功能：将xlsx转成csv。 #!/usr/bin/env python## Copyright information## Copyright (C) 2010-2018 Dilshod Temirkhodjaev <tdilshod@gmail.com>## License## This p...
2018-11-29 10:44:04
878
翻译 Introduction to AXI4-Lite
Introduction to AXI4-Lite (Advanced Extensible Interface)Advanced eXtensible Interface 4 (AXI4) is a family of buses defined as part of the fourth generation of the ARM Advanced Microcontroler Bus A...
2018-11-26 11:34:15
348
翻译 UVM_USERS_GUIDE_Using the Register Layer Classes
5.Using the Register Layer Classes5.1 Overview5.2 Usage Model5.3 Access API5.4 Coverage Models5.5 Constructing a Register Model5.6 Back-door Access5.7 Special Registers5.8 Integrating ...
2018-11-17 21:10:58
171
2
翻译 UVM_USERS_GUIDE_Using Verification Components
4.1 Creating a Top-Level Environment4.2 Instantiating Verification Components4.3 Creating Test Classes4.4 Verification Component Configuration4.5 Creating and Selecting a User-Defined Test4....
2018-11-17 21:08:25
130
翻译 UVM_USERS_GUIDE_Developing Reusable Verification Components
3. Developing Reusable Verification Components本章描述了构成典型验证环境的基本概念和组件。它还展示了如何使用经过验证的层次结构组合这些组件来创建可重用的验证组件。—Modeling Data Items for Generation— Transaction-Level Components— Creating the Driver— C...
2018-11-17 10:25:12
175
翻译 UVM_USERS_GUIDE_TLM
2 TLM2.1 overview验证生产力的关键之一是在有意义的抽象级别上考虑问题。在验证处理来回传输的数据包、处理指令或执行其他类型的功能的DUT时，必须创建支持适当抽象级别的验证环境。UVM提供一组事务级别的通信接口和通道，您可以使用它们在事务级别连接组件。TLM接口的使用将每个组件与整个环境中其他组件的更改隔离开来。本章讨论了UVM中事务级通信的基本要素，并说明了如何将事务...
2018-11-17 10:00:34
282
翻译 UVM_USERS_GUIDE_OVERVIEW
1.overview本章节通过典型的testbench架构和引入相关术语提供一个uvm的基本概述。1.1 the typical uvm testbench architecture1.1.1 uvm testbenchUVM Testbench 例化了Design under Test（DUT）模块和 UVM Test，并配置他们之间的联系。Test是在run_time中动态...
2018-11-16 10:15:52
412
原创 高级信息系统项目管理师—论文—进度管理
摘要：2015年3月，我作为项目经理参与了某公司与XX市交通运输局的道路交通智能监控抓拍系统的建设工作。我作为项目经理，主要进行了需求分析、系统设计、项目管理等工作。我十分重视项目的进度管理，运行丰富的项目管理经验，结合进度管理理论，对项目的各阶段进行了进度管理：规划进度管理、定义活动、估算活动顺序、估算活动资源、估算活动持续时间、制定进度计划、控制项目进度等过程全面展开对沟通的管控。依照项目管理...
2018-11-11 15:40:45
7538
原创 高级信息系统项目管理师—论文—沟通管理
摘要：2015年3月，我作为项目经理参与了某公司与XX市交通运输局的道路交通智能监控抓拍系统的建设工作。我作为项目经理，主要进行了需求分析、系统设计、项目管理等工作。在整个项目过程中，我十分重视项目的沟通管理，运用丰富的项目管理经验，结合沟通管理理论，依照规划沟通管理，管理沟通，控制沟通等过程全面展开对沟通的管控。在项目的计划阶段，根据项目章程，细分干系人，根据沟通需求分析和沟通方法，编制沟通管理...
2018-11-11 15:40:17
2092
原创 高级信息系统项目管理师—论文—风险管理
摘要：2015年3月，我作为项目经理参与了某公司与XX市交通运输局的道路交通智能监控抓拍系统的建设工作。我作为项目经理，主要进行了需求分析、系统设计、项目管理等工作。在整个项目过程中，我十分重视项目的风险管理，运行丰富的项目管理经验，结合风险管理理论，对项目的各阶段进行了积极有效的风险管理，保证了项目的按时上线：在项目的计划阶段，编制了风险管理计划，为后续的风险管理提供依据；在随后的风险识别中我采...
2018-11-11 15:38:53
599
原创 Verilog_有限状态机
名词解释状态机就是一种能够描述具有逻辑顺序和时序顺序事件的方法。状态机有两大类：Mealy型和Moore型。Moore型状态机的输出只与当前状态有关，而Mealy型状态机的输出不仅取决于当前状态，还受到输入的直接控制，并且可能与状态无关。当使用Verilog来描述一个简单状态机的设计时，应将状态寄存器的控制器的控制和状态机状态里的组合逻辑分开。代码风格一段式当前...
2018-11-11 15:04:55
277
原创 Verilog_分频器
偶分频：对于分频系数为10的分频器，本例的输入时钟系统50M时钟，输出为十分频时钟。设置一个3位的计数器，当计时寄存器到4（10/2-1）时，将输出分频信号取反即可得到10分频的输出。module(clk,clk_out);input clk;//输入时钟频率output clk_out;//输出输出时钟频率reg clk_out;reg [2：0] cnt;//计数器,假设分频系数...
2018-11-11 14:40:51
905
1
systemVerilog Assertion应用指南完整版
2018-08-14
ESL Design and Verification.pdf
2019-05-17
SVA_ The Power of Assertions in SystemVerilog
2018-12-26
SystemVerilog Assertions and Functional Coverage_ Guide to Language
2018-12-26
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人 TA的粉丝